リアルな比率のHBMをパワポで描きたいと思ったのがこちらになります。 製造プロセス（MR-MUFプロセス） このパワポ絵もGoogleスライドで共有してみました。ご興味ある方はダウンロードしてご活用ください。 HBM - Google スライド chemstat.hatenablog.com

今回はソルダーレジストフィルムについて調べました。ソルダーレジストはPCBやパッケージ基板の表面保護層として使われ、液状とフィルム状がありますが先端品はフィルムがメインのようです。そんな中でも太陽ホールディングスは液状ソルダーレジストの53%、…

半導体の接合技術が気になってしまい、バンプ接合についてパワポお絵かきしました。 はんだボール接合は、球状のはんだのボールをパッド上に載せて溶融させ接合する技術。プリント基板に実装する際の、比較的緩めのピッチの接合に使用されます。 フリップチ…

以前この半導体の断面図を作成しました。 2Dの図形なら、パワポをGoogleスライドにコピペしても表示が崩れないことが分かったので公開してみることにしました。 「ファイル」→「ダウンロード」→「ppt形式」を選択してダウンロードしてください。 docs.google…

半導体パッケージ基板に使用される相間絶縁膜であるビルドアップフィルムについて、パワポお絵かきしながら、いろいろと調べてみました。 ビルドアップフィルムは食品会社である味の素が『ABF（味の素ビルドアップフィルム）』として、約700億円規模の市場で…

無限に存在する2.5D半導体パッケージの名前が覚えられないのでまとめることにしました。 TSMCのCoWoS、SamsungのI-Cube、IntelのFoverosやEMIBはよく聞きますがASE・Amkor・JCETといった大手OSATも一通りラインナップしてるんですね。 もし不足あったら教え…

2D 3D chemstat.hatenablog.com chemstat.hatenablog.com

最先端のパッケージ基板では微細な配線を形成するため従来のエッチングプロセスではなく、ビルドアップフィルムを用いためっきプロセスが用いられます。 そこで活躍するのが最近話題の味の素ビルドアップフィルム（ABF）。 これを使った積層プロセスは「ABF…

半導体製造プロセスで用いられるパターニング材料、フォトレジスト。先端プロセスでは10nm台の配線を形成するために用いられ、半導体の微細化には欠かすことのできない超重量材料です。 日系メーカー5社が独占状態で、日本の半導体材料の強さを象徴する分野…

今回はビルドアッププロセスを用いた多層プリント基板の製造方法をまとめました。 下の図はコア基板の上に一層だけ積層したものですが、「ビルドアップ工程」を繰り返すことで一層ずつ上下に積み上げていくことができます。 これまでドリルでまとめて穴あけ…

利用規定 ・このページにまとめられている記事中の画像は個人、法人、営利、非営利問わず無料でご利用頂けます。 商用利用とはチラシ、ブログ、動画、発表資料等のデザインの一部として画像を使用する行為をいい、画像そのものやそれを加工したものを商品と…

某社と某社風の半導体チップの画像です。 ほかの会社のチップも作りたいところ。怒られませんように。 chemstat.hatenablog.com

多層プリント配線板の製造プロセスをパワポお絵かきで書いてみました。 内容の正しさは保証しませんが二次利用したい方はご自由にどうぞ。 素材も置いておきます。 chemstat.hatenablog.com chemstat.hatenablog.com 参考サイト www.youtube.com リジッド基…

先端の銅張積層板のコア材料として、広く使われているガラスクロス。ガラスの糸（ヤーン）を織り込んだ布製品です。 日系のメーカーも先端パッケージ基板やプリント配線板用途のガラスクロスを提供しており、中でも日東紡は利益の大半をガラスクロスで稼ぐ主…

パッケージ基板やプリント配線板を製造する際に使用される銅張積層板。パネルプロセスの製造は銅張積層板から始まり、ウエハプロセスでのシリコンウエハと同じくらい重要な材料です。 市場規模も約2兆円と非常に大きな規模ですが、安価な汎用製品も多く、銅…

半導体材料の勉強とパワポお絵かきを両立させるため、半導体材料を一つずつ調べてシンプルなパワポにまとめることにしました。 パワポ図の二次利用は自己責任でご自由にどうぞ。 パワポですてきなシリコンウエハを描きたいかたはこちらの記事もご参照くださ…

ちょっとやりたいことがあり、2.5D半導体パッケージをパワポお絵かきで書いてみました。 内容の正しさは保証しませんが二次利用したい方はご自由にどうぞ。 chemstat.hatenablog.com

Flip-Chip Ball Grid Array（FC-BGA）をパワポお絵かきで書いてみました。 内容の正しさは保証しませんが二次利用したい方はご自由にどうぞ。 chemstat.hatenablog.com

Ball Grid Array (BGA) をパワポお絵かきで書いてみました。 内容の正しさは保証しませんが二次利用したい方はご自由にどうぞ。 chemstat.hatenablog.com

FC-BGA基板をパワポお絵かきで書いてみました。 内容の正しさは保証しませんが二次利用したい方はご自由にどうぞ。 chemstat.hatenablog.com

Quad Flat Packageをパワポお絵かきで書いてみました。 内容の正しさは保証しませんが二次利用したい方はご自由にどうぞ。 chemstat.hatenablog.com

Dual inline Package(DIP)をパワポお絵かきで書いてみました。 内容の正しさは保証しませんが二次利用したい方はご自由にどうぞ。 chemstat.hatenablog.com

両面プリント配線板の製造プロセスをパワポお絵かきで書いてみました。 内容の正しさは保証しませんが二次利用したい方はご自由にどうぞ。 chemstat.hatenablog.com 参考サイト www.youtube.com www.youtube.com

内容の正確さは保証しませんが、二次利用したい方は自己責任の範囲でご自由にどうぞ。 InFO-PoP (Package on Package)

ここ最近パワポの3D図形使ってシリコンウエハを作るのにハマっていました。 せっかくなので作り方を記録しておこうかと思います。 ちなみにこちらを参考に極力SEMI規格に近い設定になるようにしました。 https://www.canosis.co.jp/pdf/si-wafer_std_SEMIvsJ…

内容の正確さは保証しませんが、二次利用したい方は自己責任の範囲でご自由にどうぞ。

内容の正確さは保証しませんが、二次利用したい方は自己責任の範囲でご自由にどうぞ。 WL-CSP (Wafer Level Chip Size Package) FO-WLP (Fan-Out Wafer Level Package) chemstat.hatenablog.com

EMIBも作ってみました。Siブリッジをパッケージ基板に埋め込んでます。 内容の正確さは保証しませんが、二次利用したい方は自己責任の範囲でご自由にどうぞ。 EMIB

ひとまずCoWoS-S作ってみました。マジでパワポがぶっ壊れるんじゃないかと思った。 内容の正確さは保証しませんが、二次利用したい方は自己責任の範囲でご自由にどうぞ。 あとCoWoS-RとLか・・・ CoWoS-S 追記。CoWoS-R, Lも作りました。インターポーザー部…

半導体パッケージ基板の絵をかいてみました。目標はCoWoS達を描くことです。 内容の正確さは保証しませんが、二次利用したい方は自己責任の範囲でご自由にどうぞ。 chemstat.hatenablog.com